I2C協(xié)議總結(jié).doc

I2C協(xié)議總結(jié).doc
I2C協(xié)議總結(jié) 串行總線I2C由數(shù)據(jù)線SDA和時鐘線SCL構(gòu)成，可實現(xiàn)完善的雙工同步數(shù)據(jù)傳輸 ，能方便的構(gòu)成多機系統(tǒng)和外圍器件擴展系統(tǒng)，I2C采用器件地址的硬件設(shè)置方 法，通過軟件進行尋址。
I2C總線系統(tǒng)中，以共同掛接的I2C總線作為通信手段的每個器件均構(gòu)成I2C總線 的一個器件節(jié)點。
根據(jù)節(jié)點是否帶有智能，可將這些節(jié)點分為主器件節(jié)點和外圍 器件節(jié)點。
主器件節(jié)點可作為主控器，用來對總線進行主動控制。
在一次通信過 程中，由主控器負責(zé)向總線上發(fā)送啟動信號、同步時鐘信號、被控器件地址碼、 重啟動信號和停止信號等。
而被控器（即受控器件）可分別由這兩種節(jié)點充當(dāng) 。
如果在系統(tǒng)中同時存在2個或2個以上的主器件節(jié)點企圖控制總線，則形成總線 沖突狀態(tài)。
由于I2C引入了同步時鐘和總線仲裁機制，即使出現(xiàn)總線沖突也不會 造成信息丟失。
發(fā)生總線沖突時，為了避免信息丟失，需要進行總線仲裁以決定誰是主控器。
總 線仲裁是通過裁定SDA線上的控制權(quán)來解決的。
時鐘同步是連接到SCL線上的所 有器件進行“線與”實現(xiàn)的。
只要有一個器件向SCL輸出低電平，SCL就為低電平。
因此SCL線的低電平時間由時鐘低電平期最長的器件決定，而高電平時間由時鐘 高電平期最短的器件決定，由此形成了時鐘的同步。
下圖所示為一次完整的通信過程的時序。
圖1i2c總線數(shù)據(jù)傳送時序 （注：圖中，SCL線上1~7位為7位地址碼，第8位為讀寫位R~D,第9位為ACK 應(yīng)答位，緊接著的為
第一個數(shù)據(jù)字節(jié)，然后是一位應(yīng)答位，后面繼續(xù)第2個數(shù)據(jù)字 節(jié)。
） 如圖所示，主控器在檢測到總線空閑（數(shù)據(jù)線SDA和時鐘線SCL同時處于高 電平狀態(tài)）時，首先發(fā)送一個啟動信號S(在時鐘線SCL保持高電平期間，數(shù)據(jù)線S DA上電平被拉低)，它標(biāo)志著一次數(shù)