VHDL語言中的信號與變量辨別使用.doc

VHDL語言中的信號與變量辨別使用,vhdl中信號與變量的區(qū)別。
語言中的信號、變量與常量異同比較表格
變量與信號的差異
，賦值方式的不同
變量表達(dá)式
信號表達(dá)式
，硬件實(shí)現(xiàn)的功能不同
信號代表電路單元，功能模塊間的互聯(lián)，代表實(shí)際的硬件連線
變量代表電路單元內(nèi)部的操作，代表暫存的臨時(shí)數(shù)據(jù)
，有效范圍不同
信號全局量：程序包，實(shí)體，結(jié)構(gòu)體
變量局部量：進(jìn)程，子程序
注：在進(jìn)程和子程序中，信號只能被使用，不能被定義說明
，賦值行為的不同
信號賦值延時(shí)更新數(shù)值，一般生成時(shí)序電路
變量賦值立即更新數(shù)值，一般生成組合電路
，信號的多次賦值
一個進(jìn)程中：僅最后一次賦值有效
多個進(jìn)程中：稱為多源驅(qū)動如總線結(jié)構(gòu)
能綜合成硬件電路的多源驅(qū)動有三種：線與，線或，三態(tài)
例子

定義信號







由于信號賦值的延時(shí)性賦新值發(fā)生在進(jìn)程結(jié)束時(shí)，所以結(jié)果是的值互換




定義變量





由于變量賦值的立即更新，所以結(jié)果是和的值均為


變量信號區(qū)別
關(guān)于變量和信號，很多書都有介紹，基本上都是說信號會有延時(shí)，而變量是立即賦值的，但是對于兩者到底有什么區(qū)別，說的不是很透徹。以至于我對兩者的理解也一直很模糊，只能在實(shí)踐中慢慢體會。下面介紹個例子，希望可以給朋友們一點(diǎn)啟發(fā)：
信號






















這段程序的本意是。事實(shí)上，在利用綜合以后得到的結(jié)果如下圖：
中變量與信號的區(qū)別轉(zhuǎn)帖中變量與信號的區(qū)別轉(zhuǎn)帖
等效的邏輯圖是這樣的：
中變量與信號的區(qū)別轉(zhuǎn)帖中變量與信號的區(qū)別轉(zhuǎn)帖
顯然，綜合器將信號給忽略了，這跟我們希望的是不一致的。仔細(xì)觀察綜合過程發(fā)現(xiàn)，在綜合時(shí)會產(chǎn)生一條

大意是說輸入從未使用，如果是頂層程序或者屬于一個子模塊并且該子模塊有這個端口時(shí)，會被保留，其余情況下端口會被忽略掉。
變量






















這段程序的本意與上面是一樣的。在利用綜合以后得到的結(jié)果如下圖：
中變量與信號的區(qū)別轉(zhuǎn)帖中變量與信號的區(qū)別轉(zhuǎn)帖
等效的邏輯圖是這樣的：

中變量與信號的區(qū)別轉(zhuǎn)帖中變量與信號的區(qū)別轉(zhuǎn)帖
可以看出，采用變量時(shí)，程序綜合的結(jié)果與我們希望的是一致的。
總結(jié)
在一個進(jìn)程中，如果對一個信號多次賦值，那么，只有最后一個值才是有效的。如果對變量多次賦值，那么每次賦值都是有效的，并且，變量的值在再次賦值之前一直保持不變。
信號跟硬件有點(diǎn)類似，并且是在進(jìn)程結(jié)束的時(shí)候才更新；